

Patent number:

JP2000331479

Publication date:

2000-11-30

Inventor:

KANEKO TETSUYA; OKAMURA JUNICHI

Applicant:

TOSHIBA CORP

Classification:

- international:

G11C11/407; G11C16/06; H01L27/04; H01L21/822; H01L27/108;

H01L21/8242

- european:


Application number: JP20000089733 20000328

Priority number(s):

Abstract of JP2000331479

PROBLEM TO BE SOLVED: To reduce current consumption by providing a first transistor of a first conduction type of which a first terminal is connected to an output terminal, a feedback regulator connected to its output terminal, and a switch connected between a first voltage node and a second terminal of the first transistor.

SOLUTION: A VBLH generator is provided with a (p) channel MOS transistor 140 connected between a power source VCC and a power source VSS in series, an (n) channel MOS transistor 142, and a capacitor 144. A switching signal/SW is supplied to a gate of the (p) channel MOS transistor 140. Output voltage VBLH is outputted from a connection node of the (n) channel MOS transistor 142 and the capacitor 144. A feedback regulator 148 adjusts this output voltage VBLH. Thereby, rise of voltage caused by leak of sub-threshold can be suppressed to the minimum, and stable output voltage VBLH can be supplied.



Also published as:

US6140805 (A

Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2000-331479A) (P2000-331479A) (43)公開日 平成12年11月30日(2000.11.30)


| (51)Int. Cl. ⁷ | | FΙ | | | テーマコード(参考) | | |
|---------------------------|---------------------------------|----|------------|------------------------------------|------------|------|--------------|
| • • | 407 . | | G 1 1 C | 11/34 | 354 | | 12 ((2)) |
| 16/ | | | | 17/00 | 632 | A | |
| H01L 27/ | | | H 0 1 L | 27/04 | | В | |
| 21/ | | | | 27/10 | 681 | F | |
| 27/ | | | | , | 681 | G | |
| 審查 | 請求 未請求 請求項の数12 | OL | | | | 3頁) | 最終頁に続く |
| (21)出願番号 | 特願2000-89733(P2000-89733) | | (71)出願人 | | 078 社東芝 | | |
| (22)出願日 | 平成12年3月28日(2000.3.28) | | | 神奈川 | 県川崎市 | 幸区堀川 | I町72番地 |
| | | | (72)発明者 | 金子 | 哲也 | | |
| (31)優先権主張番号 09/313274 | | | | 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内 | | | |
| (32)優先日 (33)優先権主張国 | 平成11年5月18日(1999.5.18) 米国(US) | | /70\8%BB±c | | | 事業所囚 | 5 |
| (33) | 木図(03) | | (72)発明者 | 神奈川 | • • | | 7杉田町8番地 株 |
| | | | (74)代理人 | 100058 | 479 | | |
| | | | | 弁理士 | 鈴江 5 | 民彦 (| (外6名) |
| | | | | | | | |
| | | | | | | | |
| | | | | | | | |

(54)【発明の名称】電圧発生器及びこの電圧発生器を用いた半導体記憶装置

(57)【要約】

【課題】 装置のスタンバイ、プリチャージ、あるいは 低周波動作時におけるサブスレショルドリークによる電 圧上昇を最小限に抑えると共に安定な電圧を供給でき、 消費電流を小さくできる電圧発生器を提供することを目 的とする。

【解決手段】 第1の端子が出力端子に接続された第1 導電型の第1トランジスタと、上記出力端子に接続されたフィードバックレギュレータとを備え、出力端子から出力電圧を生成する電圧発生器であって、電圧ノードと上記第1トランジスタの第2の端子間にスイッチを接続し、スイッチング信号で制御することを特徴としている。



【特許請求の範囲】

【請求項1】 第1の端子が出力端子に接続された第1 導電型の第1トランジスタと、

前記出力端子に接続されたフィードバックレギュレータ と、

第1 電圧ノードと前記第1トランジスタの第2の端子間 に接続され、スイッチング信号を受けるスイッチとを具備し、

前記出力端子に電圧を生成することを特徴とする電圧発 生器。

【請求項2】 前記スイッチは、第1の端子が前記第1 電圧ノードに接続され、第2の端子が前記第1トランジスタの前記第2の端子に接続され、ゲートに前記スイッチング信号を受ける第2導電型の第2トランジスタを備えることを特徴とする請求項1に記載の電圧発生器。

【請求項3】 前記スイッチング信号を生成する回路を 更に備え、この回路で生成したスイッチング信号によ り、前記第1トランジスタがオフの時は前記スイッチを オフに、前記第1トランジスタがオンの時は前記スイッ チをオンにすることを特徴とする請求項1に記載の電圧 20 発生器。

【請求項4】 基準電圧が供給され、電圧を生成して前記第1トランジスタのゲートに供給する電圧発生回路を更に備えることを特徴とする請求項1に記載の電圧発生器。

【請求項5】 前記電圧発生回路は、第1の端子が第2電圧ノードに接続され、第2の端子が前記第1トランジスタのゲートに接続された第2導電型の第2トランジスタと、

第1の端子が第3電圧ノードに接続され、ゲートが前記 30 第2トランジスタの前記第2の端子に接続された第1導 電型の第3トランジスタと、

第1の端子が前記第3トランジスタの第2の端子に接続された第1抵抗素子と、

第1の端子が前記第1抵抗索子の第2の端子に接続され、第2の端子が第4電圧ノードに接続された第2抵抗 索子と、

第1の入力端子に基準電位が印加され、第2の入力端子が前記第1、第2抵抗索子間のノードに接続され、出力端子が前記第2トランジスタのゲートに接続されたコン 40 パレータと、

前記第1トランジスタのゲートと前記第4電圧ノード間 に接続されたキャパシタとを備えることを特徴とする請 求項4に記載の電圧発生器。

【請求項6】 前記フィードバックレギュレータは、第1の端子が前記出力端子に接続され、第2の端子が第2電圧ノードに接続された第2導電型の第2トランジスタと、

第1の端子が前記出力端子に接続された第1抵抗素子と、

第1の端子が前記第1抵抗素子の第2の端子に接続され、第2の端子が第3電圧ノードに接続された第2抵抗 素子と、

第1の入力端子に基準電位が印加され、第2の入力端子が前記第1、第2抵抗索子の接続ノードに接続され、出力端子が前記第2トランジスタのゲートに接続されたコンパレータとを備えることを特徴とする請求項1に記載の電圧発生器。

【請求項7】 ビット線に接続されたメモリセルと、

10 前記ピット線の電位差を増幅するセンスアンプと、

出力端子に電圧を生成し、前記センスアンプに供給する 電圧発生器とを具備し、

前記電圧発生器は、

第1の端子が前記出力端子に接続された第1導電型の第 1トランジスタと、

前記出力端子に接続されたフィードバックレギュレータ と、

第1電圧ノードと前記第1トランジスタの第2の端子間 に接続され、スイッチング信号を受けるスイッチとを備 えることを特徴とする半導体記憶装置。

【請求項8】 前記フィードバックレギュレータは、 第1の端子が前記出力端子に接続され、第2の端子が第 2電圧ノードに接続された第2導電型の第2トランジス タと、

第1の端子が前記出力端子に接続された第1抵抗素子 と

第1の端子が前記第1抵抗索子の第2の端子に接続され、第2の端子が第3電圧ノードに接続された第2抵抗索子と、

第1の入力端子に基準電位が印加され、第2の入力端子が前記第1、第2抵抗素子の接続ノードに接続され、出力端子が前記第2トランジスタのゲートに接続されたコンパレータとを備えることを特徴とする請求項7に記載の半導体記憶装置。

【請求項9】 前記メモリセルは、それぞれがトレンチキャパシタとスイッチングトランジスタとを備えることを特徴とする請求項7に記載の半導体記憶装置。

【請求項10】 前記スイッチは、第1の端子が前記第1電圧ノードに接続され、第2の端子が前記第1トランジスタの前記第2の端子に接続され、ゲートに前記スイッチング信号を受ける第2導電型の第2トランジスタを備えることを特徴とする請求項7に記載の半導体記憶装置。

【請求項11】 前記スイッチング信号を生成する回路を更に備え、この回路で生成したスイッチング信号により、前記第1トランジスタがオフの時は前記スイッチをオフに、前記第1トランジスタがオンの時は前記スイッチをオンにすることを特徴とする請求項7に記載の半導体記憶装置。

50 【請求項12】 基準電圧が供給され、電圧を生成して

40

前記第1トランジスタのゲートに電圧を供給する電圧発 生回路を更に備えることを特徴とする請求項7に記載の 半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、電圧発生器及び この電圧発生器を用いた半導体記憶装置に関する。

[0002]

【従来の技術】図8は、半導体記憶装置におけるビット 線対BL, /BLの電位差を増幅するためのセンスアン プ回路1と、その周辺回路の一部を抽出して示す回路図 である。ビット線対BL、/BLには、例えばDRAM セルのようなメモリセル (図示せず) が接続されてい る。上記センスアンプ回路1は、pチャネル型MOSト ランジスタ2, 3とnチャネル型MOSトランジスタ 4,5とを備えている。pチャネル型MOSトランジス タ2のゲートはビット線/BLに接続され、電流通路の 一端はピット線BLに接続されている。pチャネル型M OSトランジスタ3のゲートはビット線BLに接続さ れ、電流通路の一端はビット線/BLに接続されてい る。上記pチャネル型MOSトランジスタ2、3の電流 通路の他端は、共に駆動信号線7に接続され、選択的に センスアンプ駆動信号SAPが供給される。 nチャネル 型MOSトランジスタ4のゲートは、ビット線/BLに 接続され、電流通路の一端はビット線BLに接続されて いる。nチャネル型MOSトランジスタ5のゲートはビ ット線BLに接続され、電流通路の一端はビット線/B Lに接続されている。上記nチャネル型MOSトランジ スタ4,5の電流通路の他端はそれぞれ、駆動信号線8 に接続され、選択的にセンスアンプ駆動信号/SAPが 30 供給される。

【0003】上記センスアンプ回路1には、pチャネル 型駆動MOSトランジスタ6とVBLH (voltage bit line high) 発生器10が接続されている。上記pチャ ネル型駆動MOSトランジスタ6の電流通路の一端が駆 動信号線7に接続され、電流通路の他端がVBLH発生 器10に接続される。このpチャネル型駆動MOSトラ ンジスタ6のゲートには、上記pチャネル型MOSトラ ンジスタ2,3の各電流通路の他端にセンスアンプ駆動 信号SAPを供給するために、当該pチャネル型駆動M OSトランジスタ6をオン/オフ制御するためのスイッ チング信号SSが供給される。

【0004】図9は、上記図8に示した回路におけるVBLH発生器10として用いられる、従来のpMOS電 圧発生器を示している。このpMOS電圧発生器10 は、コンパレータ12、pチャネル型MOSトランジス タ14、及び第1,第2の抵抗素子16,18を備えて いる。上記pチャネル型MOSトランジスタ14と抵抗 素子16,18は、電源VCC (例えば3.3V) と電

ャネル型MOSトランジスタ14と抵抗素子16との接 続ノードを電圧VBLHを出力するための出力端子とし ている。この出力電圧VBLHは、例えば1.8 Vであ る。コンパレータ12の第1の入力端子には基準電位V refが供給され、第2の入力端子には第1,第2の抵 抗素子16,18の接続ノードから、出力電圧VBLH を抵抗素子16,18で分圧した電圧がフィードバック され、その出力電圧が上記pチャネル型MOSトランジ スタ14のゲートに供給される。

【0005】しかしながら、図9に示したような構成の pMOS電圧発生器10では、フィードバック動作が比 較的遅く、また必要とするビーク電流を得難いという問 題がある。この問題を解決するために、図10に示すよ うなアクティブキッカー (active-kicker) と呼ばれる 素子を設けた構成が提案されている。このアクティブキ ッカーは、電流通路がpMOS電圧発生器10の出力端 子と電源VCC間に接続されたpチャネル型MOSトラ ンジスタ20である。このpチャネル型MOSトランジ スタ20がオンすることで出力端子に大きな電流が供給 され、それにより電圧発生器10の応答速度を向上でき る。しかし、このアクティブキッカーを設けることはノ イズの原因となり、また電流IBLH (current bit li ne high) が、例えばピット線に接続されているメモリ セルに格納されているデータのデータパターン、メモリ セル容量、及びビット線容量等の様々な要因に依存する ため、適切な電流IBLHを供給し難いという新たな問 題を生ずる。

【0006】図11は、従来のnMOSソースフォロワ 型の電圧発生器の構成例を示している。この電圧発生器 40は、VppA発生器32とnチャネル型駆動MOS トランジスタ34とを備えている。上記VppA発生器 32は、基準電位Vrefから電圧VppA (例えば 2.3V)を発生するものである。上記nチャネル型駆 動MOSトランジスタ34の電流通路の一端は電源VC C (例えば3.3V) に接続され、ゲートには上記Vp pA発生器32の出力電圧VppAが供給される。nチ ャネル型駆動MOSトランジスタ34は、例えばトータ ルのチャネル幅が約74mm、チャネル長が約0.36 μmの比較的大きなトランジスタである。この電圧発生 器40からは、例えば1.8Vの電圧VBLHが出力さ れる。

【0007】図12(a), (b)はそれぞれ、上記図 11に示した回路におけるVpp A発生器32の具体的 な回路構成例を示している。図12(a)に示すVpp A発生器32は、コンパレータ41、pチャネル型MO Sトランジスタ42、及び第1,第2の抵抗素子43, 44を備えている。上記pチャネル型MOSトランジス タ42と抵抗素子43,44は、電源VCC (例えば 3. 3V) と電源VSS (例えば接地) 間に直列接続さ **源VSS(例えば接地)間に直列接続されており、pチ 50 れており、pチャネル型MOSトランジスタ42と抵抗** 素子43との接続ノードを電圧VppAを出力するための出力端子としている。コンパレータ41の第1の入力端子には基準電位Vrefが供給され、第2の入力端子には第1,第2の抵抗素子43,44の接続ノードから、出力電圧VppAを抵抗素子43,44で分圧した電圧がフィードバックされ、その出力電圧が上記pチャネル型MOSトランジスタ42のゲートに供給されるようになっている。

【0008】一方、図12(b)に示すVppA発生器 32は、コンパレータ45、チャージポンプ型の昇圧回 10路46、nチャネル型MOSトランジスタ47、及び第1,第2の抵抗素子48,49を備えている。上記コンパレータ45の第1の入力端子には基準電位Vrefが供給され、その出力電圧がチャージポンプ型の昇圧回路46に供給されて昇圧される。この昇圧回路46の出力端子と電源VSS間には、上記nチャネル型MOSトランジスタ47と抵抗素子48,49が直列に接続されており、上記nチャネル型MOSトランジスタ47のゲートは昇圧回路46の出力端子に接続されている。そして、上記抵抗索子48,49の接続ノードの電圧が上記コンパレータ45の第2の入力端子にフィードバックされ、上記昇圧回路46の出力端子から電圧VppAを出力する。

【0009】上記図11及び図12(a),(b)に示した電圧発生器40は、負荷電流の急峻な変化に敏感であるという点で優れている。しかし、図14(a)を参照すれば明らかなように、nチャネル型駆動MOSトランジスタ34のサブスレショルド電流は、プリチャージサイクル(スタンバイ状態を含む)と低周波動作状態において出力電圧VBLHを徐々に上昇させる。この電圧30クリープの度合いはnチャネル型駆動MOSトランジスタの特性に依存するが、このようなクリープはリストアレベルやセンスマージンに悪影響を及ぼす。

【0010】この電圧クリープの解決手段の1つは、図 13に示すように電流ブリーダー (current bleeder) 回路36を設けることである。電流ブリーダー回路36 は、nチャネル型駆動MOSトランジスタ34のサブス レショルド電流と同等の電流を流すように設計されてい れば、図14(b)に示すように電圧クリープを解消で きる。一般的に、サブスレショルド電流によるリーク は、装置の動作/スタンバイ状態に依存しないが、電圧 クリープを完全に解消するためには装置のスタンバイ状 態においても大きなブリーダー電流が必要である。しか しながら、この電流ブリーダー回路は電圧発生器の消費 電流を増加させる。例えば64MビットDRAMの場 合、電圧クリープを十分に抑えようとした場合にはスタ ンドバイ状態においても1mA程度のブリーダー電流を 垂れ流すことが必要になる。もし大きな電流IBLHを 供給してそれにより応答速度を改善するために、nチャ

ると、ブリーダー電流はサブスレショルド電流の増加に対応させて増加させる必要がある。256MビットDRAMの場合、nチャネル型駆動MOSトランジスタ34のサイズは64MビットDRAMの4倍に増大し、その結果、ブリーダー電流も64MビットDRAMの4倍に増加する。その上、実際のサブスレショルドリーク電流が設計値と異なっていた場合(例えばプロセスにおける誤差等)には、電流の補償は困難になり電圧VBLHの特性が悪化するという問題がある。

0 【0011】特に、256MビットDRAMのような集 積度の高い半導体記憶装置などの場合には、ビット線と の接続により、電流IBLHは非常に大きく、且つスパ イク状の急峻な電流となることがある。従って、VBL H発生器の構造及び動作は、高集積度の半導体記憶装置 において非常に重要な設計事項である。

[0012]

【発明が解決しようとする課題】上記のように、従来の電圧発生器は、16MビットDRAM等の半導体記憶装置に対しては有効であったが、256MビットDRAMのような高集積度の半導体記憶装置では、装置のスタンバイ、プリチャージ、あるいは低周波動作時におけるサブスレショルドリークによる電圧上昇を抑えようとすると、安定な電圧を供給できないという問題があった。

【0013】この発明は上記事情に鑑みてなされたもので、その目的とするところは、装置のスタンバイ、プリチャージ、あるいは低周波動作時におけるサブスレショルドリークによる電圧上昇を最小限に抑えると共に安定な電圧を供給できる電圧発生器及びこの電圧発生器を用いた半導体記憶装置を提供することにある。

【0014】また、この発明の別の目的は、消費電流を小さくできる電圧発生器及びこの電圧発生器を用いた半導体記憶装置を提供することにある。

[0015]

40

【課題を解決するための手段】この発明の電圧発生器は、第1の端子が出力端子に接続された第1導電型の第1トランジスタと、前記出力端子に接続されたフィードバックレギュレータと、第1電圧ノードと前記第1トランジスタの第2の端子間に接続され、スイッチング信号を受けるスイッチとを具備し、前記出力端子に電圧を生成することを特徴としている。

【0016】また、上記構成の電圧発生器において、下記(a)~(e)のような特徴を備えている。

【0017】(a)前記スイッチは、第1の端子が前記第1電圧ノードに接続され、第2の端子が前記第1トランジスタの前記第2の端子に接続され、ゲートに前記スイッチング信号を受ける第2導電型の第2トランジスタを備える。

50

をオフに、前記第1トランジスタがオンの時は前記スイ ッチをオンにする。

【0019】(c)基準電圧が供給され、電圧を生成し て前記第1トランジスタのゲートに供給する電圧発生回 路を更に備える。

【0020】(d)前記電圧発生回路は、第1の端子が 第2電圧ノードに接続され、第2の端子が前記第1トラ ンジスタのゲートに接続された第2導電型の第2トラン ジスタと、第1の端子が第3電圧ノードに接続され、ゲ ートが前記第2トランジスタの前記第2の端子に接続さ れた第1導電型の第3トランジスタと、第1の端子が前 記第3トランジスタの第2の端子に接続された第1抵抗 累子と、第1の端子が前記第1抵抗素子の第2の端子に 接続され、第2の端子が第4電圧ノードに接続された第 2抵抗索子と、第1の入力端子に基準電位が印加され、 第2の入力端子が前記第1、第2抵抗素子間のノードに 接続され、出力端子が前記第2トランジスタのゲートに 接続されたコンパレータと、前記第1トランジスタのゲ ートと前記第4電圧ノード間に接続されたキャパシタと を備える。

【0021】(e)前記フィードバックレギュレータ は、第1の端子が前記出力端子に接続され、第2の端子 が第2電圧ノードに接続された第2導電型の第2トラン ジスタと、第1の端子が前記出力端子に接続された第1 抵抗素子と、第1の端子が前記第1抵抗素子の第2の端 子に接続され、第2の端子が第3電圧ノードに接続され た第2抵抗索子と、第1の入力端子に基準電位が印加さ れ、第2の入力端子が前記第1、第2抵抗素子の接続ノ ードに接続され、出力端子が前記第2トランジスタのゲ ートに接続されたコンパレータとを備える。

【0022】この発明の半導体記憶装置は、ビット線に 接続されたメモリセルと、前記ビット線の電位差を増幅 するセンスアンプと、出力端子に電圧を生成し、前記セ ンスアンプに供給する電圧発生器とを具備し、前記電圧 発生器は、第1の端子が前記出力端子に接続された第1 導電型の第1トランジスタと、前記出力端子に接続され たフィードバックレギュレータと、第1電圧ノードと前 記第1トランジスタの第2の端子間に接続され、スイッ チング信号を受けるスイッチとを備えることを特徴とし ている。

【0023】更に、上記構成の半導体記憶装置におい て、下記(f)~(j)のような特徴を備えている。

【0024】(f)前記フィードバックレギュレータ は、第1の端子が前記出力端子に接続され、第2の端子 が第2電圧ノードに接続された第2導電型の第2トラン ジスタと、第1の端子が前記出力端子に接続された第1 抵抗素子と、第1の端子が前記第1抵抗素子の第2の端 子に接続され、第2の端子が第3電圧ノードに接続され た第2抵抗索子と、第1の入力端子に基準電位が印加さ れ、第2の入力端子が前記第1、第2抵抗素子の接続ノ

ードに接続され、出力端子が前記第2トランジスタのゲ ートに接続されたコンパレータとを備える。

【0025】(g)前記メモリセルは、それぞれがトレ ンチキャパシタとスイッチングトランジスタとを備え る。

【0026】(h)前記スイッチは、第1の端子が前記 第1電圧ノードに接続され、第2の端子が前記第1トラ ンジスタの前記第2の端子に接続され、ゲートに前記ス イッチング信号を受ける第2導電型の第2トランジスタ を備える。

【0027】(i)前記スイッチング信号を生成する回 路を更に備え、この回路で生成したスイッチング信号に より、前記第1トランジスタがオフの時は前記スイッチ をオフに、前記第1トランジスタがオンの時は前記スイ ッチをオンにする。

【0028】(j)基準電圧が供給され、電圧を生成し て前記第1トランジスタのゲートに電圧を供給する電圧 発生回路を更に備える。

【0029】上記のような構成の電圧発生器、及びこの 電圧発生器を有する半導体記憶装置によれば、装置のス タンバイ、プリチャージ、及び/または低周波動作時に おけるサブスレショルドリークによる電圧上昇を最小限 に抑えることができる。従って、電圧クリープを十分に 解消でき、安定な電圧を供給できる。また、消費電流を 従来の電流ブリーダー回路を用いたものに比べて小さく できる。更に、第1のトランジスタのしきい値電圧を小 さくできるので、第1のトランジスタのゲートに印加す る電圧を昇圧する必要もない。

[0030]

30 【発明の実施の形態】以下、この発明の実施の形態につ いて図面を参照して説明する。

【0031】図1は、この発明の実施の形態に係る電圧 発生器及び半導体記憶装置について説明するためのもの で、半導体記憶装置における電源システムを抽出して概 略的に示すブロック図である。この電源システム100 は、VPP電源線102、VCC電源線104、VIN T電源線106、VBLH電源線108、VSS電源線 110、及びVBB電源線112を備えている。VPP ポンプ回路114は、VCC電源線104に供給された 40 電源電圧 V C C (例えば+3.3 V) を約3.4 V に昇 圧する。この3.4Vの電圧VPPは、電源電圧VCC が2.8 Vに低下した場合でも上記 VPP ポンプ回路1 14によって維持される。VINT発生器116は、上 記電源電圧VCCを降圧して約2.5Vの内部電圧VI NTを生成し、上記VINT電源線106に供給する。 また、VBLH発生器118は、上記電源電圧VCCを 降圧して約1.8Vの電圧VBLHを生成し、上記VB LH電源線108に供給する。VBBポンプ回路は、上 記VSS電源線110の電圧VSSに基づいて約-0. 8Vの電圧VBBを生成し、上記VBB電源線112に

供給する。

【0032】半導体記憶装置の各回路並びに各素子は、 これらの様々な電源線にそれぞれ接続される。例えば、 レシーバ120と周辺回路122(ロウデコーダ、カラ ムデコーダ等)はVINT電源線106とVSS電源線 110間に接続される。上記レシーバ120は、入力信 号線の変化を検出するための回路を備えている。この入 力信号線に供給される入力信号としては、例えばローア ドレスストローブ信号/RAS、カラムアドレスストロ ーブ信号/САЅ、ライトイネーブル信号/WE、クロ ックイネーブル信号CKE、クロック信号CLK、アド レス信号ADDRESS、及び他の関連信号等が含まれ ている。ワード線駆動回路及びビット線分離回路124 は、VPP電源線102とVSS電源線110間に接続 される。ビット線プリチャージ電圧発生器126は、V BLH電源線108とVSS電源線110間に接続され る。カラム選択線駆動回路(CSLドライバ)130 は、VINT電源線106とVSS電源線110間に接 続される。メモリセルアレイ128は、図示しない第2 のセンスアンプを介してVBLH電源線108、ウェル バイアス電圧を供給するためのVBB電源線112、転 送トランジスタのゲートに接続されるVPP電源線10 2、及び図示しないセルキャパシタにプレート電圧を与 えるためのVPL電源線等のいくつかの電圧レベル間に 接続される。オフチップ駆動回路132はVCCQ電源 線104'とVSSQ電源線110'間に接続される。 【0033】上記メモリセルアレイ128中には、図示 しないメモリセルがマトリックス状に配置されている。 このメモリセルアレイ128中のメモリセルは、例えば DRAMセル、好ましくはNesbit et al. "A 0. 6μm² 256Mb Trench DRAM Cell With Self-Aligned Buried Strap (BEST) "IEDM Digest of Technical Papers, Dec ember 1993, pp.627-620に開示されているようなトレ ンチキャパシタ型のDRAMセルである。トレンチキャ パシタ型のメモリにこの発明を適用する1つの利点は、 VBLH発生器118の出力電位の安定化のためのデカ ップリングキャパシタとしてトレンチキャパシタを利用 できる点である。しかしながら、この構造は、スタック キャパシタ型のメモリセル構造に適用しても有用であ る。スタックキャパシタ型のメモリセルにおいては、ビ 40 ット線容量はトレンチキャパシタ型のメモリセルより大 きくなり、VBLH発生器118の負荷電流もトレンチ セルメモリのそれより大きくなる。これらの高いピーク 電流を供給するためにも、ここで述べたようなシステム が有効である。同様に、この発明はSRAM、不揮発性 メモリ、及びFRAM等にも適用できる。

に接続するマスタデータバススイッチMDQSWを示し ている。図2におけるローカルデータ線LDQは、相補 信号を伝送する配線である。同様に、マスタデータ線M DQも相補信号を伝送する配線である。マスタデータ線 スイッチMDQSWは2つのスイッチを有しており、こ れらのスイッチとしてはMOS型のトランジスタスイッ チが望ましく、ローカルデータ線LDQの各相補配線を マスタデータ線MDQの相補配線にそれぞれ接続する。 【0035】センスアンプは、n型センスアンプ部70 3とp型センスアンプ部704とを備えている。n型セ ンスアンプ部703は第1のセンスアンプドライバ70 1によって駆動される信号/SANで制御され、p型セ ンスアンプ部704は第2のセンスアンプドライバ70 2によって駆動される信号SAPで制御される。この第 2のセンスアンプドライバ702には、VBLH発生器 118の出力電圧 VBLHが供給される。上記 n型及び p型センスアンプ部703,704によって、ラッチ型 のセンスアンプ705が形成される。このセンスアンプ 705にラッチされた信号は、カラム選択スイッチCO LSWを介してローカルデータ線LDQに転送される。 カラム選択スイッチCOLSWは、カラム選択線駆動回 路(CSLドライバ)130で生成されたカラム選択信 号CSLによって制御される。上記ラッチ型のセンスア ンプ705は、それぞれn型センスアンプ部703とp 型センスアンプ部704に隣接して配置された2つのイ コライザ/マルチプレクサ (EQ/MUX) 回路70 6,707の一方を介してビット線対に接続される。 【0036】上記図1に示した回路おけるビット線分離 回路及びビット線プリチャージ回路は、図3に示すマル チプレクサ及びイコライザ回路にそれぞれ対応してい る。この回路のマルチプレクサ部は、図3に示すように 2つの相補信号線のそれぞれに直列に接続されたスイッ チングトランジスタ対を有している。図3において、第 1のマルチプレクサは信号MUXil(i=1, 2,…) により制御され、第2のマルチプレクサはMUXi r (i=1, 2, …) により制御される。図3では、ビ ット線イコライザBLEQはビット線対の2つの相補ビ ット線を短絡するブロックとして機能的に示されてい る。従来は、このようなビット線イコライザは、ビット 線対の配線間を短絡する単一の短絡スイッチトランジス タか、あるいは直列接続された2つの短絡スイッチトラ ンジスタである。勿論、この発明はこのようなビット線 イコライザBLEQの配置に制限されるものではない。 【0037】図2及び図3では、2つのイコライザ/マ ルチプレクサEQ/MUXのそれぞれに接続された2つ のビット線対を示している。また、図中にはイコライザ /マルチプレクサに接続されるビット線対に隣接して配 置された未接続の2つのビット線対も示している。 すな わち、図2及び図3のセンスアンプ回路は、隣接するセ

【0038】なお、この発明は図2及び図3に示したような回路構成に限られるものではなく、他の回路構成のセンスアンプを有する記憶装置やセルアレイ毎に対応して設けられる回路構成のセンスアンプを有する記憶装置にも適用できるのは言うまでもない。

【0039】また、図3では、ローカルデータバスLD Qに接続されたマスタデータバススイッチMDQSWに ついて示している。センスアンプS/Aは、上述したよ うにn型及びp型のセンスアンプ部を有し、ビット線イ コライザ回路BLEQは、短絡トランジスタスイッチを 10 有している。信号MUXil、MUXirによって制御 されるMOSトランジスタは、センスアンプを2つのセ ルアレイ間で共有させるマルチプレクサを形成する。信 号の転送前には、ローカルデータ線を含む2つの相補配 線は、ビット線イコライザ回路BLEQと同様のほぼ同 様の形態で配置されたローカルデータ線イコライザLD QEQと同電位にされる。マスタデータ線スイッチMD QSWは、ローカルデータ線対LDQ, /LDQをマス タデータ線対MDQに接続する。この発明の半導体記憶 装置におけるレイアウトの更なる詳細については、米国 20 特許No. 5,546,349に示されている。

【0040】図4は、上記図1に示した回路におけるVBLH発生器118の構成例を示す回路図である。このVBLH発生器118は、電源VCCと電源VSS間に直列接続されたpチャネル型MOSトランジスタ140、 nチャネル型MOSトランジスタ142、及びキャパシタ144を備えている。しかしながら、この構成に限られることはなく、キャパシタ144はディープトレンチキャパシタで形成しても良い。上記pチャネル型MOSトランジスタ140のゲートにはRC回路145を介してスイッチング信号/SWが供給され、nチャネル型MOSトランジスタ142のゲートにはVppA発生器146の出力電圧VppAが供給される。RC回路145は、pチャネル型MOSトランジスタ140のオン/オフに伴う電流ビークを抑制する目的で付加しているが、このCR回路はなくても良い。

【0041】上記VppA発生器146は、電流通路の一端が電源VCCに接続され、電流通路の他端が上記 n チャネル型MOSトランジスタ142のゲートに接続されたpチャネル型MOSトランジスタ160を備えている。 n チャネル型MOSトランジスタ162は、電流通路の一端が電源VCCに接続され、ゲートがpチャネル型MOSトランジスタ160の電流通路の他端に接続されている。抵抗素子164の一端は n チャネル型MOSトランジスタ162の電流通路の他端に接続され、抵抗素子166の一端は抵抗素子164の他端に接続され、低端は電源VSSに接続されている。コンバレータ168の第1の入力端子には基準電位REFが印加され、第2の入力端子は抵抗素子164,166の接続ノードに接続されている。このコンパレータ168の出力端子

は、pチャネル型MOSトランジスタ160のゲートに接続されている。キャパシタ170は、nチャネル型MOSトランジスタ142のゲートと電源VSS間に接続されている。

【0042】出力電圧VBLHは、nチャネル型MOSトランジスタ142とキャパシタ144との接続ノードから出力される。

【0043】フィードバックレギュレータ148は、上記出力電圧VBLHを調整するものである。このフィードバックレギュレータ148は、内部電圧VINTとVSS間に直列に接続されたpチャネル型MOSトランジスタ150、及び抵抗素子152,154を備えている。また、第1の入力端子には基準電位REFが印加され、第2の入力端子に抵抗素子152,154の接続ノードの電圧が供給されるコンパレータ156を更に備えている。この実施例では、pチャネル型MOSトランジスタ150はVINTに接続されているが、VCCに接続する場合の回路も同様に構成できる。

【0044】図5(a)~(c)はそれぞれ、pチャネ ル型MOSトランジスタ140のゲートに供給されるス イッチング信号/SWと、メモリセルに接続されたワー ド線を選択するためのロウアドレスデコーダに供給さ れ、ロウアドレスの取り込みのための同期信号である/ RAS信号との関係を示すタイミングチャートである。 図5(a)に示すように、/RAS信号がローレベル (=アクティブレベル) に遷移すると、この/RAS信 号の活性化に応答して信号PRASが生成される。この 信号PRASは、スイッチング信号/SWをローレベル に遷移させるものである。これによって、pチャネル型 MOSトランジスタ140がターンオンする。上記信号 PRASはパルス信号であり、立ち上がりのエッジが/ RAS信号の立ち下がりに対応し、パルス幅は内部的に 生成される。上記スイッチング信号/SWの立ち下がり エッジはパルス信号PRASの立ち上がりエッジに対応 している。スイッチング信号/SWの立ち上がりエッジ は、内部のディレイタイマーによる遅延によって生成さ れる。pチャネル型MOSトランジスタ140はスイッ チング信号/SWがローレベルの間、オン状態にある。 このスイッチング信号/SWがローレベルである期間 は、簡単なタイマーまたはパルス信号PRASにより活 性化されるカウンタ回路によって決定される。このタイ マーもしくはカウンタはVBLH発生器に関する制御回 路であり、図1のVBLH発生器118の内部に配置さ れる。タイマーまたはカウンタ回路によって決められた 期間が終了すると、スイッチング信号/SWはハイレベ ルに戻り、pチャネル型MOSトランジスタ140もタ ーンオフする。

【0045】図6は信号SAPと、/RAS、PRA S、/SW、VBLH、VppA、及びピット線電位の 50 関係を共通の時間を基準にして示すタイミングチャート

である。

【0046】図5(b)は、バルス信号PRASの連続的な出現の期間が上記カウンタ回路またはタイマーで決められた期間より短いショートサイクルの場合について示している。この場合、スイッチング信号/SWは常にローレベルにあり、pチャネル型MOSトランジスタ140は常にオン状態にある。図5(c)は、バルス信号PRASの連続的な出現の期間が、図5(a)に示したように、バルス信号PRAS間の期間より長いロングサイクルの場合について示している。サイクルはRAS活付状態と次のRAS活性状態の間の周期となる。オートプリチャージ状態においては、RAS活性サイクル周期に対応している。バースト動作状態の場合、サイクルはRASとRASバンクアクティブ期間となる。

【0047】従って、比較的大きなnチャネル型MOSトランジスタ142は制限された時間のイネーブル状態となり、最大の電流IBLHを供給可能となる。他の時、例えばプリチャージ、または低周波動作時においては、フィードバックレギュレータ148はVBLHレベルを維持する。一例を挙げれば、電圧VBLHとVBL 20H発生器の電源はそれぞれ1.8Vと3.3Vである。従って、pチャネル型MOSトランジスタ140の電圧降下と配線抵抗はVBLH特性に影響を与えない。

【0048】ここで、pチャネル型MOSトランジスタ 140と配線抵抗が電圧降下を引き起こした場合を考える。この電圧降下はVBLHのnMOSドライバである nチャネル型MOSトランジスタ142のドレイン電位 に影響を与える。そのため、もしVBLH発生器の電源 電圧が電圧VBLHに近い場合、この電圧降下は電圧VBLHに影響を与える。しかし、電源電圧がVBLHよ 30 り十分に大きい場合は、VBLHに影響を与えない。また、配線抵抗は回路の配置に左右されるが、通常nMOSドライバはセルアレイ付近に配置されているため、nMOSドライバのドレインは接続パッドから遠くなる。そのため、パッドとnMOSドライバの電源間の抵抗が比較的大きくなる。従って、VBLH発生器の電源電圧が電圧VBLHに近い場合には、配線抵抗による電位降下が小さくなるようにレイアウトすることが必要にな

る。

【0049】上記pチャネル型MOSトランジスタ14 0は、センスアンプの動作により電流がピークに達する 前にターンオンし、ピークに達した後ターンオフする。 上述したように、このスイッチングは簡単なタイマーま たはカウンタ回路を用いることで実現できる。上記pチ ャネル型MOSトランジスタ140と、外部電圧ノード とアレイ電圧ノード間の配線抵抗は電流ピーク値を抑制 する。ここで、pチャネル型MOSトランジスタ140 の抵抗と配線抵抗は、ここで示したシステムにおいて副 作用としてとらえることもできるが、内部ノイズを減少 させる効果もある。もし、pチャネル型MOSトランジ スタ140の抵抗がゼロであるとすれば、nMOSドラ イバのターンオンは重大なdi/dt雑音問題の原因と なる。この雑音問題は、従来のnMOS VBLH配置 における損失の1つである。従って、ここで、少なくと も一つの見方としては、このシステムでは従来のnMO SVBLH配置における雑音問題を上記で定義した副作 用により解消できるといえる。

【0050】また、フィードバックレギュレータ148は、ブリーダー回路としても動作するが、この電流消費量はnMOSドライバのサブスレショルドリーク電流に依存しない。電流IBLHのほとんどはnチャネル型MOSトランジスタ142によって供給される。従って、フィードバックレギュレータ148には、大きな電流許容量や高い応答能力を必要としない。この構成は、内部電圧VINTを含む他の電圧に対しても有効であり、例えば、高速デバイスには高い電流発生器を必要とする。この点から、VINT電流の要求はVBLHの要求と同様であり、同様の構成が適用できる

[実施例] 図7 (a) \sim (c) はそれぞれ、この発明の 効果について説明するためのシミュレーション結果を示している。シミュレーションはHSPICEシュミレーションソフトウェアを用いて行い、その際のパラメータ について下表1に示している。

[0051]

【表1】

| パラメータ | 伯 | | | | |
|--------------------|------------------|--|--|--|--|
| nMOS駆動部のトータルチャネル幅 | 64000 <i>μ</i> m | | | | |
| nMOS駆動部のチャネル長 | 0.36 <i>μ</i> m | | | | |
| VBLHのトータル容量 | 32nF | | | | |
| pMOSスイッチのトータルチャネル幅 | 0.6nF | | | | |
| pMOSスイッチのチャネル | 3200 <i>μ</i> m | | | | |
| Vext | 2.8V | | | | |
| Vint | 2.4V | | | | |

【0052】図7 (a) は、図4に示した電圧発生器が pチャネル型MOSトランジスタ (pMOSスイッチ) 140を含まないときのVBLHレベルとビット線B L, /BL (図1参照) を示しており、図7 (b) は、 図4に示した電圧発生器がpチャネル型MOSトランジ スタ (pMOSスイッチ) 140を含むときのVBLH レベルとビット線BL, /BL (図1参照)を示してお り、図7(c)はpチャネル型MOSトランジスタ(p MOSスイッチ) 140に供給されるスイッチング信号 /SWのタイミングを示している。図7 (a) に示すよ 30 うに、スタンバイ状態では、出力電圧VBLHが電圧ク リープにより影響を受けており、電圧VBLHのレベル は徐々に上昇している。図7(b)では、pチャネル型 MOSトランジスタ140を設けたことにより、スタン バイ状態の、pチャネル型MOSトランジスタ140が オフの時、出力電圧VBLHのレベルはほぼ一定であ り、電圧クリープが十分に解消されていることが分か る。

【0053】上記VBLH電圧発生器は、サブスレショルドのリークによる電圧上昇を最小限にできる。従って、電圧クリーブを十分に解消でき、安定な電圧VBLHを提供できる。加えて、従来のブリーダー回路を用いた電圧発生器に比べて消費電流も小さく(スタンバイ状態で5μA、動作状態で350μA)できる。更に、低しきい値電圧のnチャネル型MOSトランジスタ140をnMOSドライバとして使用できるので、nMOSドライバのゲートに印加する電圧を昇圧する必要がない。【0054】この発明の実施の形態に制限されるものではない。この発明の関係に表現したが、この発明の関係に表現した。

実施できる。

[0055]

【発明の効果】以上説明したように、この発明によれば、装置のスタンバイ、プリチャージ、または低周波動作時におけるサブスレショルドリークによる電圧上昇を最小限に抑えると共に安定な電圧を供給できる電圧発生器及びこの電圧発生器を備えた半導体記憶装置を提供できる。

【0056】また、消費電流を小さくできる電圧発生器 及びこの電圧発生器を備えた半導体記憶装置を提供でき る。

【図面の簡単な説明】

【図1】この発明の実施の形態に係る電圧発生器及び半 導体記憶装置について説明するためのもので、半導体記 憶装置における電源システムを抽出して概略的に示すブ ロック図。

【図2】図1に示した回路におけるメモリセルアレイの一部を示す回路図。

【図3】図1に示した回路におけるビット線分離回路及 40 びビット線プリチャージ回路の詳細な構成例を示す回路 図。

【図4】図1に示した回路におけるVBLH発生器の構成例を示す回路図。

【図5】pチャネル型MOSトランジスタのゲートに供給されるスイッチング信号と、メモリセルに接続されたワード線を選択するためのロウアドレスデコーダに供給され、ロウアドレス内でクロッキングを行う/RAS信号との関係を示すタイミングチャート。

が、この発明は以上の実施の形態に制限されるものでは 【図6】図4に示したVBLH発生器の動作を説明するなく、この発明の趣旨を変更しない範囲で適宜変形して 50 ためのタイミングチャート。

. -

【図7】この発明の効果について説明するためのシミュレーション結果を示す図。

【図8】従来の半導体記憶装置におけるビット線対の電位差を増幅するためのセンスアンプ回路と、その周辺回路の一部を抽出して示す回路図。

【図9】図8に示した回路におけるVBLH発生器として用いられる、従来のpMOS電圧発生器を示す回路図。

【図10】改良された従来の電圧発生器を示す回路図。

【図11】従来の他の電圧発生器について説明するため 10 のもので、nMOSソースフォロワ型の電圧発生器の構成例を示す回路図。

【図12】図11に示した回路におけるVppA発生器の具体的な回路構成例を示す回路図。

【図13】図12に示したVppA発生器にブリーダー 回路を加えて改良した電圧発生器を示す回路図。

【図14】図11及び図13に示した従来の電圧発生器における電圧VBLHと時間との関係を示す図。

【符号の説明】

1…センスアンプ回路

2, 3, 14, 20, 140, 160…pチャネル型M OSトランジスタ

4, 5, 142, 150, 162…nチャネル型MOS トランジスタ

6…pチャネル型駆動MOSトランジスタ

7,8…駆動信号線

10…pMOS電圧発生器

12, 156, 168…コンパレータ

16,43,48…第1の抵抗素子

18,44,49…第2の抵抗素子

32,146…VppA発生器

34…nチャネル型駆動MOSトランジスタ

36…電流ブリーダー回路

40…nMOSソースフォロワ型の電圧発生器

100…電源システム

102···VPP電源線.

104…VCC電源線

104' ... V C C Q 電源線

106…VINT電源線

108…VBLH電源線

110…VSS電源線

110' …VSSQ電源線

1 1 2 ··· V B B 電源線

114…VPP昇圧回路

118…VBLH発生器

120…レシーバ

122…周辺回路

124…ワード線駆動回路とピット線分離回路

126…ビット線プリチャージ電圧発生器

20 128…メモリセルアレイ

130…カラム選択線駆動回路

144,170…キャパシタ

1 4 5 ··· R C回路

148…フィードバックレギュレータ

152, 154, 164, 166…抵抗索子

701…第1のセンスアンプドライバ


702…第2のセンスアンプドライバ


703…n型センスアンプ部

704…p型センスアンプ部

30 705…ラッチ型センスアンプ


【図1】











【図4】





















フロントページの続き

(51) Int.Cl.⁷ H O 1 L 21/8242

識別記号

•

FΙ

テーマコード(参考)